'''Joint Test Action Group''' (JTAG) je zvycajnezvyčajne meno pre IEEE 1149.1 standardštandard pomenovanypomenovaný Standard Test Access Port a Boundary-Scan Architecture pre porty testovacieho pristupuprístupu pouzivanehopoužívaného pre testovanie plosnychplošných spojov metodoumetódou boundary scan.
Skupina JTAG vznikla v roku 1985 a mala za ulohuúlohu vytvoritvytvoriť metodumetódu testovania osadenychosadených plosnychplošných spojov po ich vyrobevýrobe. V tom casečase sa stali standardomštandardom viacvrstvoveviacvrstvové plosneplošné spoje, cočo malo za nasledoknásledok, zeže spojenia medzi inegrovanymiintegrovanými obvodmi uzuž nebolo moznemožné testovattestovať sondami. Viac ako 95% vyrobnychvýrobných chybchýb v plosnychplošných spojoch boli nasledkomnásledkom vadvád pajkovaniapájkovania na spojoch, nedokonalosti plosnychplošných spojov alebo spojov a spojovacichspojovacích drotochdrôtoch medzi chipom IO a pinmy. ZameromZámerom JTAG bolo navonok spristupnitsprístupniť piny integrovanehointegrovaného obvodu tak, aby tieto chyby mohli bytbyť odhaleneodhalené. PriemyslenyPriemyselný standardštandard sa stal konecnekonečne IEEE standardom štandardom roku 1990 ako IEEE Std. 1149.1-1990 po mnohychmnohých rokoch predchadzajucehopredchádzajúceho pouzitiapoužívania. V tom istom roku intel[[Intel]] uvolniluvoľnil prvyprvý procesor s rozhranimrozhraním JTAG: 80486. To viedlo k rychlemurýchlemu zavedeniu aj u dalsichďalších vyrobcovvýrobcov. V roku 1994 bol pridanypridaný dodatok, ktoryktorý obsahuje popis jazyka na popis boundary scan (boundary scan description language - BSDL). Odvtedy si tento štandard osvojili výrobcovia na celom svete. Boundary-scan je dnes väčšinou synonymom pre JTAG.
boundary scan description language - BSDL). Odvtedy si tento standard osvojili vyrobcovia v celom svete. Boundary-scan je dnes vacsinou synonymom pre JTAG.
Hoci bol navrhnutynavrhnutý pre plosneplošné spoje, dnes je hlavne pouzivanypoužívaný pre spristupneniesprístupnenie podblokov iontegrovanychintegrovaných obvodov a je tieztiež uzitocnymužitočným sposobomspôsobom debugovanialadenia malychmalých mikropocotacovychmikropočítačových systemovsystémov, tvoriac pohodlnepohodlné zadnezadné dvierka do systemusystému. KedKeď sa pouzivapoužíva ako debugovaciladiaci nastrojnástroj, tak sdo vyuzivačipu zabudovaný emulátor, ktorý využíva JTAG ako transportnehotransportného mechanizmu - JTAG rozhranie dovolujedovoľuje programatoroviprogramátorovi pristupprístup k debugovaciemuladiacemu modulu na chipe, ktoryktorý je integrovanyintegrovaný do CPU. DebugovaciLadiaci modul dovolujedovoľuje programatoroviprogramátorovi debugovatladiť software mikropocitacamikropočítača.
Dnes vo vacsineväčšine integrovanychintegrovaných obvodov susú vsetkyvšetky interne registre na jednom z scanocvacich retazcovskanovacích reťazcov. To dovolujedovoľuje otestovatotestovať celucelú kombinatorickukombinatorickú logiku kompletne otestovatotestovať dokonca i naletovanunaletovanú na plosnomplošnom spoji, moznomožno i vov pracujucompracujúcom systemesystéme. V kombinaciikombinácii s BIST, skanovacie scanovacie retazcereťazce JTAG dovolujudovoľujú s nizkyminízkymi nakladminákladmi integrovaneintegrované riesenieriešenie pre testovanie IO pre iste statickestatické chyby (skraty, prerusenieprerušenie spojenia a logickelogické chyby). Mechanizmus testovacichtestovacích retazcovreťazcov vo vseobecnostivšeobecnosti nepomahanepomáha v odhalovaniodhaľovaní chybchýb casovaniačasovania, teploty a ostatnychostatných chybchýb, ktorektoré sa vyskytojuvyskytujú dynamicky.
