Reduced instruction set computer: Rozdiel medzi revíziami
Smazaný obsah Přidaný obsah
d robot Pridal: id:RISC |
|||
Riadok 29:
== AVR ==
AVR je 8-bitové procesorové jadro, ktoré vyvinula
Jadro AVR obsahuje 32 8-bitových registrov, pre väčšinu inštrukcií rovnocenných (aj keď niektoré inštrukcie môžu využívať len 16 registrov). Architektúra je typu load-store (t.j. na vykonanie aritmeticko-logických inštrukcií je potrebné dáta načítať z pamäte do registrov a výsledok uložiť späť do pamäte). Má harvardskú architektúru (t.j. oddelenú pamäť programu a dátový pamäťový priestor), využíva [[pipeline|pipelining]], a väčšina 16-bitových inštrukcií sa vykonáva v jedinom hodinovom takte. Vyššie modely (nazývané ATMega) majú integrovanú aj hardwarovú násobičku/deličku a podporujú aj pripojenie externej dátovej pamäte.
|